Sigrity SystemSI

Sigrity SystemSI technology addresses high-speed design challenges with comprehensive chip-to-chip signal integrity (SI) analysis solutions. SystemSI is available in two configurations: SystemSI Parallel Bus Analysis targets source-synchronous designs, and SystemSI Serial Link Analysis focuses on projects with SerDes channels. SystemSI includes a block-based schematic editor to make it easy to get started with very basic data. As design work progresses, models are swapped in to reflect the detail of design structures. SystemSI includes frequency domain, time domain, and statistical analysis methods to ensure robust parallel bus and serial link interface implementations.

Sigrity SystemSI

SystemSI Parallel Bus Analysis

This end-to-end analysis solution targets source-synchronous parallel interfaces such as designs with DDRx memory. Pre-layout capabilities (including an optional via wizard) enable work to begin with models that are quickly generated and connected. As the design is refined, more detailed models are swapped in to reflect actual hardware behavior. Concurrent simulation accounts for the effects of dielectric and conductor losses, reflections, inter-symbol interference (ISI), crosstalk, and simultaneous switching noise. These simulations are able to fully account for impacts associated with non-ideal power delivery system characteristics. Graphical outputs and post-processing options give designers insight that enables rapid system improvements.

SystemSI Serial Link Analysis

This award-winning chip-to-chip analysis solution focuses on high-speed SerDes designs such as PCIe, HDMI, SFP+, Xaui, Infiniband, SAS, SATA, USB, and more. It makes early assessments using basic templates. Support for industry-standard IBIS AMI transmitter and receiver models enable simulations of channel behavior for serial links with chips from multiple suppliers. Chip model developers have access to techniques that assist them in model development. Models of multiple packages, connectors, and boards can be added to reflect the entire channel. Simulations identify crosstalk issues and show the effectiveness of chip-level clock and data recovery (CDR) techniques. Full-channel simulations including millions of bits of data confirm overall bit-error rate (BER) to determine if jitter and noise levels are within specified tolerances.


  • Fast and precise simulations for designs at frequencies that range from DC to 10+ gigahertz
  • Accurate handling of non-ideal power delivery system influences on SI, which can be the dominant cause of reliability problems
  • Easy-to-use graphic editor including a novel net-based, block-wise schematic editor
  • Proven S-parameter handling to ensure accurate system-level time domain simulations
  • Related Cadence® tools support model extraction, tuning, conversion, and hook-up
  • SPICE subcircuit-based modeling approach supporting common formats such as IBIS, HSPICE, Touchstone, BNP, and MCP
  • Highly automated measurement and reporting capabilities


Aperçu des Produits Allegro Sigrity:

Allegro Sigrity


A un stade très préliminaire du développement, les ingénieurs peuvent tester la conception de leurs produits à l'aide d'un logiciel de simulation et obtenir des informations importantes pour le processus de développement ultérieur. Le succès de la conception des produits électroniques de la prochaine génération passe par une analyse conjointe de l'intégrité de l'alimentation, de l'intégrité du signal et de l'intégrité thermique. SIwave maîtrise de manière unique la complexité des circuits imprimés, des boîtiers, des connecteurs et de la disposition des circuits imprimés.... Découvrez...
Um komplette Systeme unter multiphysikalischen Aspekten hinreichend genau zu simulieren müssen 3D Solver eingesetzt werden. Bei erforderlicher Genauigkeit und steigender Designgröße steigt der Rechenaufwand stark an. Cadence hat jetzt einen 3D Solver entwickelt, mit dem große Datenmengen von elektrischen Systemen sehr genau in einem parallelisierten Verfahren berechnet werden, ohne dass spezielle Hardware erforderlich ist. Cadence Clarity 3D Solver ermöglicht Simulationsergebnisse, die auch bei Datenübertragungsgeschwindigkeiten von über 112 Gbit/s mit Labormessungen übereinstimmen.... Découvrez...
Avec la nouvelle version 17.4, OrCAD et Allegro ont une interface utilisateur révisée. Les fenêtres de dialogue ont été révisées et des explications ont été ajoutées pour rendre encore plus intuitive l'utilisation de paramètres complexes. Une autre nouveauté est un Dark Theme pour Capture et l'éditeur de PCB. L'analyse Indesign permet au concepteur de layout d'effectuer lui-même des simulations SI et PI standardisées dans l'éditeur de PCB et d'améliorer ainsi de manière interactive le layout sans aide extérieure. Le PCB Designer peut optimiser environ 80% des points critiques de son layout par lui-même.Die Indesign Analyse ermöglicht es dem Layouter, standardisierte SI und PI Simulation im PCB Editor selber durchzuführen und so interaktiv, ohne fremde Hilfe, das Layout zu verbessern. Etwa 80 % der kritischen Stellen seines Layouts kann der PCB Designer damit selbstständig optimieren. ... Découvrez...
© 2019 FlowCAD