Effektiver Einsatz von Constraint Management

Introduction to AWR Design Environment

In-design Analysis for OrCAD and Allegro

Simulating RFID Systems with Ansys HFSS

Boundary Scan Test and Analyse Workshop

Ansys SIwave Testdrive Workshop (DE)

Optimized Usage of Constraint Manager

Boundary Scan Test and Analyse Workshop

Advanced SI/PI Analyse mit Ansys SIwave

• Workflow-unterstützt das Abblock-Konzept Ihrer Schaltung optimieren können
• ?virtuelle? DDRx Compliance Checks durchführen
• die Genauigkeit für ausgewählte Diskontinuitäten wie z.B. Vias, Stecker-Footprints, BGA-Pads durch die Integration und Verwendung des HFSS Full-Wave 3D Fieldsolvers erhöhen
• durch statistische Analyse-Verfahren sehr große Bit-Pattern effektiv und mit geringem Simulationsaufwand übertragen und analysieren

Boundary Scan Test und Analyse Workshop

Praktisches Wissen – Manufacturing Rules (DFM)

Praktisches Wissen – Physical / Spacing Constraints

Praktisches Wissen – High Speed Constraints

Komplexe Mixed-Signal Designs simulieren mit PSpice

Filter, Verstärker, lineare und Schaltnetzteile sowie Analog- und Mixed-Signal Designs erfordern eine strenge Überprüfung und Analyse, um sicherzustellen, dass die gestellten Anforderungen erfüllen. Ausfälle aufgrund von Missachtung von Vorgaben führen zu erhöhten Kosten, Nichteinhaltung von Terminen oder Fehlern im Feld. PSpice adressiert diese Probleme und rediziert die Iterationen in der Entwurfsphase erheblich.

In diesem Workshop werden Sie in die Mixed-Signal Simulation, Stress Analyse, Design Optimierung (einschliesslich Curve fit) Sensitivity Analyse und in die Monte Carlo Analyse mit PSpice eingeführt. Sie lernen ebenso, wie neue Modelle importiert oder neu erstellt werden und Schaltplaneingabe in OrCAD Capture. Überzeugen Sie sich von der Leistungsfähigkeit von PSpice als Mixed-Signal Simulator, der alles unterstützt von den Bereichen HF-Systeme bis Low-Power IC Designs.

• Allegro PSpice Simulator
• PSpice Advanced Analysis
• OrCAD Capture

• Mit OrCAD Capture Schaltpläne erstellen, prüfen und vorbereiten für eine Simulation
• Standard und IBIS Modelle importieren und neue Modelle mit den Modeling Apps erstellen
• Code Generierung für Multi-Level Abstraktions-Modellen, welche in in C/C++ oder SystemC beschrieben sind und dadurch das Virtual Prototyping ermöglichen
• LTspice Netzlisten und Modelle in PSpice simulieren
• Simulieren und Resultate auswerten mit PSpice
• Betriebssicherheit der Baugruppe, Ausbeute und Sensitivität einzelner Komponenten Toleranzen verifizieren
• Design optimieren um Kosten zu reduzieren und Ausbeute zu maximieren
• Mit Magnetic Parts Editor Modelle für Schaltnetzteile erstellen

• Entwickler von analogen und Mixed-Signal Designs
• Entwickler, welche interessiert sind, die Produktzuverlässigkeit und die Ausbeute zu maximieren und gleichzeitig die Kosten zu senken
• Entwickler, die lernen wollen, wie Design optimiert werden können um Design-Spezifikationen zu erfüllen