Funktionen im QIR4 von OrCAD und Allegro 17.2

Eine vollständige Dokumentation liegt im Download dieses Updates bereit.

Die Neuigkeiten sind:

In-Design DFx

Im Vorfeld der Fertigung einer Leiterplatte geht wertvolle Zeit verloren, wenn Rückfragen beanwortet werden müssen oder am Design Korrekturen notwendig sind. Im OrCAD / Allegro PCB Editor sind ab QIR4 Funktionen verfügbar zur Verifizierung des Designs. Zahlreiche Iterationen mit der Fertigung oder auch nur mit dem bisherigen DfM-Tool einer Drittherstellers werden überflüssig. Die neuen In-Design DFx-Funktionen verbessern den Prozess noch weiter, indem diese Checks in das bestehende Constraint Management integriert wurden. Fehler werden so direkt bei der Entstehung in Echtzeit markiert. Im Vergleich zur Abarbeitung nachträglich erstellten Fehlerlisten aus der Fertigung wird so wertvolle Zeit gespart, da Designfehler erst gar nicht entstehen.

Abbildung 1: In-Design DFx Checks in Analysis Modes

Abbildung 2: Trace to outline violation

Der Constraint Manager wurde mit einem neuen Worksheet „Manufacturing“ ausgestattet. Es beinhaltet Regeln der Kategorie „Design for Fabrication“. Im Wesentlichen sind dies Regeln aus folgenden Bereichen:

• Outline: Abstände von Designobjekten zur Outline des Boards
• Mask: Definiert minimale Strukturdicken und Flächen in den Maskenlagen
• Annular Ring: Minimaler Restring von Thru-hole-Pins nach erfolgter Bohrung
• Copper Spacing: Regeln für minimale Abstände zwischen zwei Kupferobjekten
• Silkscreen: Minimale Abstände von Pads, Vias und Löchern zu Silkscreen-Text. Auch Texteigenschaften werden hier definiert.
• Etch: Regeln für Kupferlayer
• Non-Etch: Regeln für Nicht-Kupferlayer wie Soldermask, Coverlay oder Silkscreen
• Stack-up: Nicht layerspezifische Regeln wie Cutout to Outline und Aspect-Ratio

DRC Browser

Diese neue Funktion verbessert die Möglichkeit, einen Fehler zu lokalisieren. Fehler können in der Liste gefiltert und sortiert werden. Dies erleichtert die Arbeitsweise, da nun z.B. Fehler nach Typ abgearbeitet werden können.

Abbildung 3: DRC Browser Features

Abbildung 4: Filteroptionen

MCAD Collaboration Environment

Der PCB Editor vereinfacht nun auch den Workflow zwischen mechanischer Konstruktion und PCB Design. Über ein geteiltes Datenverzeichnis werden Daten ausgetauscht. Dabei wird der Benutzer auf Änderungen der Gegenseite oder Pendenzen aktiv hingewiesen.

Sigrity Technology Driven High-Speed Signal Analysis and Checking

Hierbei handelt es sich um eine neue, einzigartige Funktionsumgebung innerhalb Allegro PCB Editor. Mit Hilfe der Sigrity Technologie ermöglicht diese Funktionspalette die Analyse des PCB Design in der gewohnten Benutzeroberfläche.

Abbildung 5: Sigrity Workflow in Allegro PCB Editor

Differential Pair DRC Enhancements

Bei der Überwachung der statischen Phase wird die Gleichlänge der beiden Signale nicht mehr nur von Driver-Pin zu Receiver-Pin gemessen, sondern auch zwischen Teilabschnitten von Driver-Pin zu Via. Neu ist auch, dass ein spezieller Abstand von den zwei Vias eines Differential Pairs über Constraints kontrolliert werden kann.

Productivity Enhancements

Die Funktion Dynamic Component Alignment wird unter Setup – User Preferences – Display – Align Guides eingeschaltet. Beim Verschieben von Bauteilen wird mit grafischen Linien angezeigt, auf welche anderen Komponenten das selekteierte Bauteil ausgerichtet ist.

Abbildung 6: Dynamic Component Alignment

Weitere neue und verbesserte Funktionen sind:

• Dynamic Ratsnest Update
• Place Replicate Module Locking
• Place Replicate-Apply Enhancement
• Multi-site Copy / Paste

Padstack Editor XML Import / Export

Im Padstack Editor können Padstack Definitionen in eine XML Datei exportiert werden. Genauso können XML Dateien importiert werden.

3D Canvas Updates

Die Entwicklung der 3D-Umgebung geht mit diesem Update in die vierte Phase.

Abbildung 7: Vierte Phase der wesentlichen 3D-Veresserungen

Eine Zusammenfassung der bisherigen Phasen:

• Phase I (Hotfix 4)
  Neue Grafik-Engine, Kollisionschecks, Layer Konfiguration und Crossprobe mit der 2D-Umgebung
• Phase II (Hotfix 9)
  Interaktionen zwischen 2D- und der 3D-Umgebung, Export diverser Datenformate, Darstellung der Maskenlayer, Siebdrucklayer und dielektrischen Layer.
• Phase III (Hotfix 16)
  Bestehende Funktionen wurden verbessert, Konfigurationsmöglichkeit von Standardeinstellungen, reale Darstellung der Leiterplattendicke in den verschieden Zonen, Bauteile verschiebbar in der 3D-Darstellung mit Update der 2D-Ansicht, Export 2D PDF.

Mit der Phase IV werden weitere Funktionen eingeführt:

• Darstellung der Biegebereiche
• Auswahl von Farbthemen für die realistische Darstellung der Leiterplatte, bzw. der Lötstopp-Lackfarbe und des Siebdrucks
• 3D-Messfunktionen zwischen Oberflächen oder STEP-Modellen oder beliebigen Punkten im Design
• Schnittansichten zur 3D-Darstellung beliebiger Bereiche einer Leiterplatte und Komponenten

Abbildung 8: Schnittdarstellung im PCB Editor

Eine vollständige Dokumentation liegt im Download dieses Updates bereit.