XJInvestigator

XJTAG hat die Boundary Scan Test- und Analyse- Umgebung mit dem „XJInvestigator“ Modul erweitert. XJInvestigator, ein erweitertes Analyse-und Debugging-Tool für den Einsatz im gesamten Elektronikentwicklungs- und Fertigungsprozess. XJInvestigator ist Teil der v3.1 XJTAGs JTAG Boundary-Scan-Software-Release.

JXInvestigator

XJInvestigator kombiniert eine einfach zu bedienende Testumgebung, mit erweiterter Fehlersuche und Debugging-Funktionen. Damit kann der Ingenieur seine Boards einfach auf mögliche Produktionstestfehler diagnostizieren.

Beim Schalten im Testbetrieb von schwer zugänglichen Signalen unter BGAs, wird der Unterschied sofort auf einem Test-Bildschirm dargestellt und zeigt dabei im Layout-Viewer mit Pin Mapping Funktionen genau wo die Probleme liegen. Mit der Einführung von XJInvestigator erweitert XJTAG die Testmöglichkeiten für Ingenieure. XJTAG konzentriert sich auf die Bereitstellung von Lösungen, die eine beschleunigte Fehlerdiagnose ermöglichen. 

XJInvestigator hat eine einfache Pass / Fail Test-Funktionalität die bis in eine feine Detailanalyse aufgegliedert werden kann. Das macht die Prüfung einfach und informativ. Damit sind nicht nur Fehler, sondern auch die Ursache des Problems leicht zu diagnostizieren. 
Ein von XJTAG zur Verfügung gestelltes Fehlerhandbuch unterstützt Schritt für Schritt die Fehlerdiagnose.


Highlights:

  • Geringere Fehlerquot durch setzen von Pin- und Signal—Werten im Testmode (auch unter BGAs)
  • Verbesserte Qualitätssicherung durch konfigurierbares Logbuch
  • Sie definieren, wie Leiterplatten von Dienstleistern getestet werden
  • Anwenderfreundliche Oberfläche reduziert Trainingskosten für Test-Mitarbeiter in der Produktion

Technische Details:

  • Test in der Produktionslinie
    • Run-time Umgebung für XJDeveloper Tests
    • Einfache gesteuerte Ausführung der Tests
    • Kompatibel zu vielen Systemen für Seriennummern
    • Logbuch für Audits
    • Komplette XJEase- und Verbindungstest-Funktionen für Test und Programmierung
  • Anzeige im Layout-Viewer der fehlerhaften Netze
  • Anzeige im Schematic-Viewer der fehlerhaften Netze
  • Built-in XJAnalyser Funktionen
    • Take direct control of the JTAG devices in the circuit
    • Set up pin states — e.g. low, high, toggling.
    • Quasi-real-time interaction.
    • Trace shorts, opens and other signals.
    • Clear display of the pins/balls current state, with zoom and split screen.
    • Quickly find and monitor changing pins.
    • Program devices with SVF and STAPL files.
Boundary scan Design For Test (DFT) functionality to Altium Schematic and PCB design environment.... Mehr...
Die Präsentationen der PCB Roadshow 2017 von FINELINE Schweiz und FlowCAD Schweiz stehen zum Download bereit.... Mehr...
Boundary scan Design For Test (DFT) functionality to OrCAD Capture... Mehr...
© 2017 FlowCAD