XJ Developer

XJDeveloper führt Sie Schritt für Schritt durch das Test-Setup für JTAG und non-JTAG Bauteile. Sie können Netzlisten von einer oder mehreren Leiterplatten einlesen und miteinander verbinden. Nachdem Sie die PWR und GND Signale zugewiesen haben, weisen Sie jedem JTAG-fähigen Bauteil einen BSDL (Boundary Scan Description File) zu und erzeugen so eine JTAG Chain. BSDL-Dateien bekommen Sie kostenlos bei Bauteilhersteller. Mit einer JTAG Chain können jetzt auch non-JTAG Bauteile in den Test einbezogen werden.

XJ Developer

Nach dem Setup kann ein DFT-Testcoverage Report erstellt werden. Dies ist möglich bevor die Leiterplatte geroutet oder produziert wurde. Eine Liste der ungetesteten Netze kann zu OrCAD Capture exportiert werden, damit an diesen Netzen Testpunkte zugewiesen werden können.

Im XJDeveloper überprüfen Sie die Pinbelegung Ihres JTAG-Steckers für den Test mit XJLink2. Anschließen können Sie die Test auswählen, die Sie durchführen möchten:
  • Chain Integrity Test
  • Connection Test
  • Switch Test
  • Memory Test
  • LED Test
  • etc.
Boundary scan Design For Test (DFT) functionality to OrCAD Capture... Mehr...
Boundary scan Design For Test (DFT) functionality to Altium Schematic and PCB design environment.... Mehr...
Die Präsentationen der PCB Roadshow 2017 von FINELINE Schweiz und FlowCAD Schweiz stehen zum Download bereit.... Mehr...
© 2017 FlowCAD