OrCAD FPGA System Planner
Datenblätter:
Downloads:
Innovatives FPGA-PCB Co-Design mit OrCAD FPGA System Planner! Der OrCAD FPGA System Planner bietet eine komplette, skalierbare Lösung für FPGA-PCB Co-Design, welche eine optimale Pin-Belegung möglich macht. Die FPGA Pin-Belegung wird automatisch auf die vom Benutzer vorgegebene Konnektivität synthetisiert. Dabei werden vorgegebene Regeln (FPGA-Regeln zur Pin Belegung) und die tatsächliche Platzierung vom FPGA auf dem PCB (relative Platzierung) berücksichtigt.
| Die Integration heutiger FPGA's mit hoher Pinzahl und ihren vielen verschiedenen Arten von Pinkonfigurationen und Zuordnungsregeln benötigte bisher viel Zeit, um eine optimale Pin-Belegung zu schaffen. Oft erfolgt die Zuordnung manuell und berücksichtigt die relative Platzierung auf dem PCB nur unzureichend. Ohne Bewusstsein der Auswirkungen auf die Entflechtung der Leiterplatte gibt es nur die Wahl zwischen zwei schlechten Optionen: |  |
- Akzeptieren einer suboptimalen Pinbelegung mit der Folge, dass eine höhere Anzahl von Lagen der Leiterplatte und damit höhere Kosten in Kauf genommen werden.
- Zusätzliche fehleranfällige Design-Iterationen zu einem relativ späten Zeitpunkt im gesamten Entwicklungsprozess, um sich der optimalen Pinbelegung anzunähern. Inkaufnahme von Zeitverlust durch die zusätzlichen Design Iterationen. Davon ist nicht nur der PCB-Designer sondern auch der FPGA-Entwickler betroffen.
Der OrCAD FPGA-System Planner ist sowohl mit OrCAD Capture und OrCAD PCB Editor nahtlos integriert. Er liest und generiert Schaltpläne und Symbole für OrCAD Capture. Darüber hinaus wird auf Basis von bestehenden Footprint-Symbolen ein Board mit der relativen Platzierung des FPGA's und seiner Peripherie automatisch erstellt. Für spätere Änderungen der Pin-Belegung im PCB kann direkt aus dem PCB Editor auf Funktionen des OrCAD FPGA-System Planner zugegriffen werden.
Vorteile und Funktionen:
- Skalierbare und kostengünstige FPGA-PCB-Co-Design Lösung von OrCAD bis zu Allegro
- Verkürzung der Zeit für die optimale FPGA Pin-Belegung und Beschleunigung des PCB-Design Prozesses
- Beschleunigung der Integration von FPGA's in der OrCAD PCB Design Umgebung
- Verhindert unnötige und frustrierende Design-Iterationen während dem PCB-Design
- Verhindert unnötige physische Prototypen Redesigns verursacht durch Pin-Belegungsfehler
- Reduziert die nötige Anzahl von Lagen der Leiterplatte durch optimale Pin-Belegung unter Berücksichtigung der Platzierung des FPGA's und seiner Peripherie auf der Leiterplatte