Allegro System Architect
Allegro System Architect setzt eine völlig neue Methode zum Erstellen von Stromlaufplänen um. Der Design Editor kann Teile der Schaltung in verschiedenen Formen erfassen. Für analoge oder kleine Bausteine bietet sich die herkömmliche Methode an, den Stromlaufplan zu zeichnen. Bei Logischen Blöcken kann das Schaltungselement direkt in einer HDL Sprache (z.B. Verilog) eingebunden werden. Neu ist aber die Möglichkeit große Bausteine in einer Tabellenform einzugeben. Auf den ersten Blick ähnelt die Tabelleneingabe einem Excel Tabellenblatt. Jedoch steckt viel mehr elektronikspezifische Intelligenz dahinter.
In dem Tabellenblatt werden Punkt zu Punkt Verbindungen schnell und einfach angegeben. Die Parameter für das Signal, wie Impedanz, Terminierung und weitere Constraints, werden schnell definiert. Bei Bussen können die Designregeln hierarchisch eingegeben werden und ggf. für jedes Bit Abweichungen zu den zentralen Einstellungen überschrieben werden.
Durch diese neue Methode werden komplexe Designs in nur einem Bruchteil der herkömmlichen Zeit eingegeben und das Design gewinnt erheblich an Übersichtlichkeit.

Mit der neuen Methode können Abblockkondensatoren und Abschlusswiderstände übersichtlich eingegeben werden. Allegro System Architect kann zu Zwecken der Dokumentation die in Tabellenform eingegebene Netzliste sogar als gezeichneten Schaltplan anzeigen.
Highlights des Allegro System Architect sind:
- Erhebliche Zeitersparnis bei der Eingabe von komplexen Stromlaufplänen
- Geringere Kosten der Pflege von Bibliotheken
- Reduzierte Kosten durch konfigurierbare Berichte
- Intuitives GUI erhöht Produktivität und reduziert Trainingskosten
- Unterstützung der Team-Design-Methode zur parallelen Dateneingabe