Allegro

Die Allegro Plattform von Cadence bietet einen durchgängigen Design-Flow vom Silizium (IC-Chip) über das IC-Package bis zur Leiterplatte (PCB). Dieser einzigartige Flow bietet den IC Herstellern die Möglichkeit bei der IC Entwicklung bereits auf ein sinnvolles Design für die spätere Anwendung auf der Leiterkarte Rücksicht zu nehmen.

Für den Systementwickler, der später seine Leiterplatte entwirft, bietet dieser Flow den Vorteil, dass er sehr früh bereits Design-in-Kits der IC Hersteller bekommen kann. In einem Design-in-Kit sind neben den Footprints und Symbolen auch Simulationsmodelle und Layout-Regeln (Constraints) enthalten. Damit ist der PCB-Entwickler in der Lage erheblich Zeit beim Design der Leiterplatte zu sparen und seine Schaltung virtuell zu simulieren.

ALLEGRO PCB-Design
Cadence bietet einen skalierbaren Design-Flow, basierend auf der gleichen Datenbasis für kleine bzw. komplexe Teams und Projekte an. Preislich ist Allegro als Einstiegspaket sehr attraktiv gestaltet. Optional kann zu diesem Einstiegspaket der Flow modular erweitert werden.
Allegro PCB-Design

ALLEGRO IC-Package Design
IC-Packaging bekommt in Europa eine zunehmende Rolle. Die Fertigungskosten für ein IC-Package betragen heute bis zu 50% vom Herstellungspreis eines ICs. Somit sind Feasability Studien zur Wahl des optimalen Gehäuses und der Signalinteritätsimulation schon während der Entwicklung der ICs sinnvoll.
Allegro Package Design

ALLEGRO IC Co-Design Design
Um das IC-Package und den Chip gleichzeitig zu optimieren, ist ein Co-Design der verschiedenen Anwender notwendig. Planen Sie Ihr Chip-IO basierend auf elektrischen und physikalischen Constraints aus den Package- oder Boarddaten. Optimieren Sie somit Ihr Design in Zeit und die Herstellungskosten für die kompletten Bauteile.
System in Package (SiP)-Design