Bei einem System in Package werden verschiedene IC-Dies und diskrete Bauelemente in einem IC-Gehäuse integriert. Bei dieser Integration auf System-Level oder für Das Design von IC-Packages bzw. HF-Modulen bietet die Cadence System-in-Package (SiP) Design Technologie zuverlässige und Methoden Designteile wiederzuverwenden und Designschritte zu automatisieren. Dabei sind die SiP-Produkte in die anderen Cadence Plattformen wie Allegro, Encounter und Virtuoso integriert.
Hersteller von modernen Consumer ICs sehen in der SiP-Technologie eine Alternative zu SoCs. Es lassen sich mit dieser Methode Kosten reduzieren, die Leistungsaufnahme senken und mehr Leistung in den ICs umsetzen. Dabei können flexibel HF-Dies mit Digital- und Speicher-Dies in einem Gehäuse gemischt werden, selbst wenn die Dies mit unterschiedlichen Prozeßtechnologies hergestellt worden sind.
Konventionelle EDA Flows haben keine Lösung für SiP, da es sich hier um übergreifende Methoden handelt. Es muß das Know-How von verschiedenen Spezialisten in ein fertigen Produkt zusammengetragen werden. Mit SiP kann jeder Experte in seiner Umgebung (Plattform) arbeiten und über SiP Daten mit seinen Kollegen austauschen.