Allegro PCB Miniaturization Option

High Dense Interconnect (HDI): Die fortschreitende Miniaturisierung erfordert auch ein dichteres Zusammenrücken von Durchkontaktierungen. HDI-Leiterplatten erlauben ein sehr dichtes Platzieren von Anschlussflächen zueinander, die sich ggf. sogar überlappen dürfen. Die Grenzen legt jeweils der Leiterplattenfertiger fest. In der Allegro PCB Miniaturization Option wird auch das platzsparende Stapeln von Vias unterstützt. Unter Beachtung der Fertigungsschritte des Lagenaufbaus können so platzsparende Kombinationen von Blind und Buried Vias vorgeschlagen werden, um von einer Lage auf eine andere zu wechseln. HDI-Regeln werden vermehrt in impedanzkontrollierten Designs mit schnellen Anstiegszeiten verwendet.    

 

 

Miniaturisierung durch Embedded Components

Embedded oder auch vergrabene (engl. buried) Bauteile haben gleich mehrere Vorteile. Dabei werden die Leiterplatten in verschiedenen Einzelschritten erstellt, Bauteile aufgebracht und die innen bestückten Lagengruppen anschließend miteinander zu der endgültigen Leiterplatte verpresst. Herkömmliche PCB-Layout-Software kann keine Bauteile in den Innenlagen platzieren und alle erforderlichen Designregel für Embedded Components überprüfen. In der Allegro PCB Miniaturization Option sind alle für das Design dieser Technologie wichtigen Designregeln integriert. So können Bauteile nicht nur auf den bisherigen äußeren Lötseiten platziert werden. Die Platzierung erfolgt auf Innenlagen, die zuvor für diese Art der Bauteilanordnung freigegeben wurden. Es wird auch definiert, ob die Innenlage von oben oder unten, gemäß der Fertigungsschritte, zu bestücken ist. Die Abstände zu den Kupferelementen benachbarter Lagen werden geprüft und bei Unterschreitungen ein Designfehler angezeigt. Auch werden beim Platzieren eines Bauteils, rund um dessen Abmessungen, Sicherheits- und Verbotszonen sowie Aussparungen automatisch erzeugt.

 

Welche Komponenten eignen sich für heutige Herstellverfahren um in Leiterplatten integriert zu werden? Bei passiven Bauteilen können große Wertebereiche eingesetzt werden ( Widerstände von 10 Ohm bis zu 10 MegaOhm und Kondensatoren mit Kapazitäten von bis zu 100nF). Bei den passiven Bauformen sind 0402 und 0201 mit einer Bauelementhöhe von 100 µm bis 300 µ möglich. Bei aktiven Bauteilen, wie Dioden und ICs, werden ultradünne Chips ohne Gehäuse (bare-die) mit einer Höhe von 100µm bis 150µm und bis zu einer Anzahl von 50 Anschlüssen verarbeitet.

Designregeln für Embedded Komponenten

Im Setup für Embedded Components können die sehr stark variierenden Parameter für den jeweiligen Leiterplattenhersteller und seinen optimierten Bestückungsprozess eingetragen werden. Wird ein Bauelement auf einer Innenlage platziert, werden die Werte ausgewertet. Im Lagenaufbau ist beispielsweise definiert, ob das Bauteil auf der inneren Lage 6 nach oben oder nach unten ausgerichtet aufgelötet wird. Wenn die Bauteilhöhe größer ist als das Isolationsmaterial zwischen den Lagen und durch die benachbarte Lage durchstößt, dann muss dieses Verhalten (Protruding) in der Nachbarlage erlaubt sein, sonst gibt es schon beim Platzieren eine Fehlermeldung. Ist ein Durchstoßen erlaubt, so müssen auf der benachbarten Lage Verbotszonen für dort verlegte Signale erstellt werden, damit eine Aussparung vorgenommen werden kann. Im PCB Editor werden diese Keep Out- Bereiche automatisch beim Platzieren generiert. Mit dem Platzieren werden um das Bauteil herum mechanische Aussparungen (cavities) / lagenbezogene Fräsungen im Isolationsmaterial erzeugt, die zum Zeitpunkt der Platzierung leer sind, jedoch während des Fertigungsprozesses mit geschmolzenem Harz wieder ausgefüllt werden und das Bauteil im eingebauten Zustand umschließen.

Neben der mechanischen Aussparung in der Lage werden auch entsprechend dem Setup die Verbotszonen um das Bauteil herum generiert. Unterschiede gibt es für die Abstände zum nächsten Routing (Route Keep Out), der nächsten Durchkontaktierung (Via Keep Out) und Mindestabstände zum nächsten Embedded Component. Werden zwei embedded Komponenten neben- oder übereinander platziert, so muss die Cavity-Geometrie so angepasst werden, dass das Harz in die komplette Aussparung beider Teile hineinfließen kann. Hierzu kann es erlaubt sein, dass für zwei Bauteile eine große gemeinsame Aussparung verwendet wird, oder jedes Bauteil seine eigene Aussparung bekommt und ein Steg mit einer Mindestbreite die beiden Cavaties voneinander trennt. Unterschiedliche Hersteller lassen hier unterschiedliche Größen zu.

Es wird auch zwischen direkter und indirekter Kontaktierung der Bauteile auf Innenlagen unterschieden. Die direkte Kontaktierung erfolgt ähnlich dem Reflow-Lötverfahren und die Bauteile werden direkt auf PADs angeschlossen. Für die indirekte Kontaktierung wird ein dafür vordefiniertes Via mit seiner entsprechenden Höhe ausgewählt und als vergrabenes (buried) Via zwischen das PAD und den Anschlusspunkt des Bauteils eingebracht.  

 

Embedded Components für Starrflex-Leiterplatten

Wenn Steckverbindungen oder Kabelzuleitungen die geometrische Lösung zu stark einengen und eine höhere Zuverlässigkeit gefordert ist, kommen flexible oder starr-flexible Leiterplatten zum Einsatz, wobei die bestückten Bereiche dann so gefaltet werden können, dass sie übereinander eingebaut werden. In der Produktion einer starr-flexiblen Leiterplatte wird eine mit Leiterbahnen versehene, durchgehend flexible Folie in der Fertigung als Basis genommen. In den später starren Bereichen wird die Leiterplatte in herkömmlicher Weise mit Leiterplattenmaterial verpresst. Da der Lagenaufbau mit mehreren starren Bereichen unterschiedlich sein kann, müssen Komponenten auch auf anderen Lagen neben Top und Bottom platziert werden. Es ist auch möglich Bauteile direkt auf die flexiblen Folien anzubringen, für die dann wieder besondere Designregeln gelten. Häufig werden Sensoren auf flexiblen Leiterfolien aufgebracht, da die Zuleitungen nicht nur mechanisch eine höhere Zuverlässigkeit bieten, sondern auch eine definierte Länge haben und die Sensorsignale nicht durch unterschiedliche Kabellängen mit variierenden elektrischen Werten die empfindlichen Sensorsignale verfälschen. Die erforderlichen Regeln für Starrflex-Leiterplatten lassen sich in der Allegro PCB Miniaturization Option einstellen und die Software prüft online auf Designregelverstöße. 

 

 

Anlässlich der CDNLive EMEA wurde von den Besuchern die beste Präsentation gewählt.... Mehr...
Die Embedded Computing Conference 2017 gibt einen guten Überblick über den Stand der Technologien über Embedded Systeme.... Mehr...
Derzeit rüsten viele Unternehmen Ihre EDA-Bibliotheken für 3D auf und benötigen in diesem Zuge 3D STEP Modelle, Symbole und Footprints. FlowCAD bietet zur direkten Integration in Cadence OrCAD Capture die Bibliothek Ultra Librarian mit einem großzügig bemessenen Downloadvolumen von jährlich 1200 individuellen 3D-Modellen aber auch Symbolen und Footprints an.... Mehr...
This week, you can view a video where a customer describes how they used the Cadence® Sigrity™ PowerSI® tool to enable their team to run what-if cases... Mehr...
© 2017 FlowCAD